(c) 1999 JPO & JAPIO. All rts. reserv.

03841871 **Image available**
FILM SEMICONDUCTOR DEVICE

PUB. NO.: 04-206971 [JP 4206971 A]

PUBLISHED: July 28, 1992 (19920728)

INVENTOR(s): SHIMADA NAOYUKI

TAKATO YUTAKA YOSHIMURA YOJI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 02-338879 [JP 90338879]
FILED: November 30, 1990 (19901130)

ABSTRACT

PURPOSE: To dissolve the deviation of the output voltage of a film semiconductor device equipped with a CMOS inverter without sacrifying the transmission speed or without increasing the occupied area by doping the channel region of an n-type film transistor with p-type impurities.

CONSTITUTION: This is a film semiconductor device, which is equipped with the CMOS inverter constituted by a pair of n-type and p-type film transistor elements 5 and 6, and the channel region of the n-type film transistor 5 is doped with p-type impurities. Generally, in the TFT, where Polycrystal silicon is used for a channel layer, the driving capacity of an n-type TFT is larger than the driving capacity of a p-type TFT. But, if p-type impurities are implanted into the channel region of TFT 5, the inverse threshold voltage of the n-type TFT becomes high, so it decreases the difference with the driving force of the p-type TFT 6, and between the n-type TFT 5 and p-type TFT 6, the balance on transistor properties can be taken. Hereby, the output properties of the CMOS inverter constituted of a pair of n-type TFT 5 and p-type TFT can be improved.

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-206971

(9) Int. Cl. 3 H 01 L 29/784 27/092 27/12

@公開 平成4年(1992)7月28日

A 7514-4M 9056-4M 9056-4M 7735-4M

H 01 L 29/78

27/08

3 1 1 H 3 1 1 C 3 2 1 C

シャープ株式会社

審査請求 未請求 請求項の数 4 (全9頁)

会発明の名称 薄膜半導体装置

②特 願 平2-338879

20出 願 平 2 (1990)11月30日

@発明者 島田 尚幸

大阪府大阪市阿倍野区長池町22番22号

· —

向発明者 髙 藤 裕

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発明者 吉村 洋二

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑦出 願 人 シャープ株式会社 ⑫代 理 人 弁理士 山本 秀策 大阪府大阪市阿倍野区長池町22番22号

明 却 書

1. 発明の名称

薄膜半導体装置

2. 特許請求の範囲

1. 一対のn型及びp型の薄膜トランジスタ素子によって構成されるCMOSインバータを備えた薄膜半導体装置であって、

該 n 型の薄膜トランジスタのチャネル領域に、 p 型不純物がドーピングされている薄膜半導体装置。

- 2. 前記薄膜トランジスタの内、少なくとも一方の型の薄膜トランジスタ素子のゲート電極が、チャネル長方向に間隔をもって配された複数のゲート電極部分を有している請求項1に記載の薄膜半導体装置。
- 3. 前記複数のゲート電極部分を有する前記薄限トランジスタ業子のチャネル領域は、チャネル 長方向に間隔をもって配された複数のチャネル領域部分を有し、

該テャネル領域部分の各々は、 該薄膜トランジ

スタ素子のゲート絶縁膜を介して該ゲート電極部 分の各々に対向し、

接チャネル領域部分に挟まれた領域は、 該薄膜 トランジスク素子のソース領域及びドレイン領域 と同じ事電型である請求項 2 に記載の薄膜半導体 物質。

4. 前記り型の薄膜トランジスタのチャネル領域にも、p型不純物がドーピングされている請求項1から3のいずれかに記載の薄膜半導体装置。
3. 発明の詳細な説明

(産業上の利用分野)

本発明は、薄膜半導体装置に関し、特に液晶表示素子の駆動に適した薄膜半導体装置に関する。 (従来の技術)

液晶パネル内の各面素に対応する部分に、薄膜トランジスタ素子(TFT)がスイッチング素子として設けられたアクティブマトリクス型液晶表示装置の研究及び実用化が進められている。

さらに、上述のTFTとともに、 それらのTF Tを駆動するための駆動回路(ドライバ)を構成 するTFTが、液晶表示パネルの基板上に直接形成された駆動回路一体型の表示装置も研究が進められている。

液品表示装置の駆動回路の最小構成単位はインパータである。 CMOS構造を有するインパーク (CMOSインパータ) は、一対の n型TFT及びp型TFTにより構成される。

上記TFTとしては、半導体層が多結品シリコンで構成されるTFT(多結晶シリコンTFT)が通常用いられる。その理由は、多結品シリコンは、非晶質シリコンと、及び、n型及びのTFである。ことによって様は過ぎによってである。この構成されたCMOSは、従っって、動作周波数特性や消費

従来のCMOSインパータの一例を第4図に示す。

端子33がインパータの入力端子、端子34が

-3-

の時は n型のTFT35はオフの状態であるのに対し、p型のTFTはオン状態であり、 p型TFT36の抵抗が n型TFT35の抵抗に比べて十分低い。 従って、出力端子34には進子32の電位が出力される。 逆に、入力端子33の電位が出の時には、n型TFT35がオン、 p型TFT36がオフとなり、出力端子34には L 電位が出力される。

(発明が解決しようとする課題)

一般に多結晶シリコンをチャネル層に用いたTFTでは、 n型のTFTの駆動能力が p型のTFTの駆動能力が p型のTFTの駆動能力と b も大きい。 従って、 多結晶シリコンTFTにより上記のようなCMOSインパータを構成した場合、 n型のTFTの方が抵抗が低いため、インパータの出力は、 Vinが低い領域で反転する。

このようなアンパランスなインパー 夕特性の一例を第3図に実線で示す。 ここでは入力電圧 Viw及び出力電位 Vourの基準を共にし レベルに とり、Hレベルとし レベルとの電位差 Vuiが20 Vであ

インパータの出力端子である。また、端子31には、2値論理のうち低い方のレベルの電位(以下、L 電位とする)が、端子32には、高い方のレベルの電位(以下、H 電位とする)が与えられる。

し電位が与えられる端子 3 1 はコンタクトホモ 使いる 5 5 0 1 はコンタクトス 2 9 7 1 は 2 9 7 1 2 9 7

このインバータの出力端子34の電位は、端子31の電位と端子32の電位との差、及び両TFT35、36のソースードレイン間抵抗の比によって決まる。すなわち、入力端子33の電位がL

-4- .

る場合を示している。 n型のTFTの特性とp型のTFTの特性が対称ではないため、出力電圧 Voutを示す曲線は、 Vinに関して L レベル側に偏ったものとなっている。 このように出力電圧 Voutに 偏りがあると、インバータの動作速度の低下や誤動作を招く。

インバータの出力電圧 Vourは、電位差 V x L と、インバータを構成する n 型と p 型の T F T の抵抗比とで決定される。上述の出力電圧 Vourの 偏りを改善するためには、それぞれの T F T の チャネル 観を変えることによっ、例えば上記のようにない。 の 型 T F T 3 6 0 チャネル 幅を p 型 の T F T 3 5 0 チャネル 幅 とり 6 大きくするかいは n 型の T F T 3 5 0 チャネル 長を p 型 の T F T 3 6 0 チャネル 長を p 型 の T F T 3 6 0 チャネル 長を p 型 の T F T 3 6 0 チャネル 長を p 型 の T F T 3 6 0 チャネル 長を p 型 の T F T 3 6 0 チャネル 長 5 0 大きく 5 0 必要がある。

しかし、このような方法は、インパークの伝達 速度を下げたり、インパータの面積を大きくする という問題点を有している。

本発明はこのような問題点を解決するためになっれたものであり、その目的とするところは、伝達速度を提性にすることなく、また占有面積も増大させることなく、上記出力電圧の偏りが解消されたCMOSインバータを備えた薄積半導体装置を提供することにある。

(型頭を解決するための手段)。

本発明の薄膜半導体装置は、一対の n型及び p型の薄膜トランジスタ素子によって構成される CMOSインバータを備えた薄膜半導体装置であって、 該 n型の薄膜トランジスタのチャネル領域に、p型不純物がドーピングされているとにより、上記目的が達成される。

また、前記薄膜トランジスタの内、少なくとも 一方の型の薄膜トランジスタ素子のゲート電極が、 チャネル長方向に間隔をもって配された複数のゲ ート電極部分を有していることが好ましい。

また、前記複数のゲート電極部分を有する前記 譲渡トランジスタ業子のチャネル領域は、チャネ

-7-

Tの反転閾値電圧が高くなるため、 p型TFTの 駆動力との差を減少させることができる。 こうし て、 n型TFTとp型TFTとの間で、 トランジ スタ特性上のバランスがとれるようになる。 この ため、一対のn型TFTとp型TFTとにより構 成されるCMOSインバータの出力特性が改善さ れる。

また、ゲート電径及びチャネル領域が複数の部分に分割されることにより、ソースードレイン間に複数の接合が形成される。このため、ソースードレイン間に、高い電圧が印加されても、ひとつの接合に加わる電圧が低下するため、 海電圧が印加される場合でもTFTのオフ抵抗が減少せず、CMOSインバータの出力特性の劣化が抑制される。

(実施例)

本発明を実施例について以下に説明する。

本実施例の薄膜半導体装置の C M O S インバー タの平面構造の一例を第1 図に示す。 ル長方向に間隔をもって配された複数のチャネル 領域部分を育し、該チャネル領域部分の各々は、 該津膜トランジスタ素子のゲート絶縁膜を介して 該ゲート電極部分の各々に対向し、該チャネル領域部分に決まれた領域は、 該連膜トランジスタ素 子のソース領域及びドレイン領域と同じ導電型で あることが好ましい。

また、前記p型の薄悶トランジスタのチャネル 領域にも、p型不純物がドーピングされていても よい。

また、前記 p 型不純物の F ーズ量が $1 \times 1 \cdot 0^{-11}$ c m $^{-2}$ 以上であり、かつ、 $5 \times 1 \cdot 0^{-12}$ c m $^{-2}$ 以下であることが好ましい。

また、前記n型及びp型の薄膜トランジスタの 半導体層は、多結晶シリコン層であってもよい。 (作用)

一般に、多時品シリコンをチャネル層に用いた TFTでは n型のTFTの駆動能力が p型のTF Tの駆動能力よりも大きい。 しかし、TFTのチャネル領域に p 型不純物を注入すれば、 n型TF

-8-

第4図に示した従来のCMOSインバータと異なる主要な点は、本実施例では、n型TFT5のチャネル領域に、p型の不純物が注入されていること、及びn型TFTのゲート電極が2本に分割されていることにある。

第1図の線A - A'に沿った断面の構造を第2 図に示す。

以下に、第2図を参照しながら、製造工程に即 して、本実施例の構成を説明する。

最初に、ガラス、石英等の透明の絶縁性基板15上の全面に、CVD法によって多結晶シリコン薄膜を80nmの厚みで形成する。この多結晶シリコン薄膜は、後にn型TFT5のチャネル領域16、ソース領域(ソース電極)26、チャネル領域16、及びp型TFT6のチャネル領域30、ソース領域(ソース電極)28、ドレイン領域(ドレイン電極)27となる6のである。

この多結晶シリコン海膜に S (*イオンを注入して非晶質化した後、窒素雰囲気中でアニールする

ことにより、大きな結晶位径を有する多結晶シリコン課題を得る。

なお、基板としては、上記の絶縁性透明基板以外にも、半導体基板上に絶縁膜を形成したものも用いることができる。

次に、上記多結晶シリコン薄膜を第1 図に示すような矩形形状を有する多結晶シリコン薄膜 5 0 及び 6 0 にパターニングした。 n型TFT 5 及びp型TFT 6 のチャネル幅はインパータに要求される駆動能力を勘索して決めるが、 本実施例では 2 0 μmとした。

-11-

ターニングした。 2 つのゲート電極部分 7 a 及び 7 b は、チャネル長方向に間隔をもって配された。各ゲート電極部分 7 a 又は 7 b の幅(チャネル長方向の長さ)を 4 μ m (合計 8 μ m) とした。 なお、 p 型 T F T 6 のゲート電極の幅は 8 μ m とした。

次に、半導体層において、 n 型 T F T 5 のソース領域 2 5 、 ドレイン領域 2 6 、 及び 2 つのゲー

× 1 0 い c m ⁻²以上注入しないと関値電圧を制御 する効果を発揮することができない。

フォトレジスト除去後、 C V D 法によって、ゲート絶縁模となる酸化模 1 7 を 1 0 0 n m の厚みで形成した。酸化膜 1 7 はスパッタリング法、あるいは上記多結品シリコン 薄膜の上面を熱酸化することによっても形成することができる。 また、上述の n 型 T F T 5 の領域 1 4 に対するドーピングは、 このゲート酸化模 1 7 の形成後にイオン注入法によって行うことも可能である。

次に、 C V D 法により多結晶シリコン薄膜を形成し、 拡散法によって不純物(ドーパント)のドーピングを行って低抵抗化した。 この ドーピングはイオン注入法によって行うことも可能である。 本実施例では、この多結晶シリコン薄膜の厚さを450 n m とした。

この多結晶シリコン薄膜をパターニングすることにより、両TFT5、6のゲート電優7、8を形成した。 n型TFT5のゲート電優7は、2本のゲート電優部分7a及び7bを有する形状にパ

-12-

このようにして形成された領域 2 9 は、ソース 領域 2 5 及びドレイン領域 2 6 と同じ導電型である。一方、チャネル領域部分 1 6 a 及び 1 6 b には、 n 型不純物がドープされていないため、 領域 2 9 とチャネル領域部分 1 6 a 及び 1 6 b との間 には、接合が形成された。

次に、半導体層に於いて、p型TFT6のソー

ス領域 2 8 及びドレイン領域 2 7 に、ゲート 電極 8 をマスクしてイオン注入を行うことにより、 p 型不純物をドーピングした。

なお、n型TFT5のソースドレインを形成するためのイオン注入を行うときは、p型TFT6が形成されるべき部分を覆うレジストが注入マスクとして形成され、p型TFT6のソースドレインを形成するためのイオン注入を行うときは、n型TFT5が形成されるべき部分を覆うレジストが注入マスクとして形成された。

次に、基板上の全面に C V D 法によってシリコン酸化膜又はシリコン変化膜を 7 0 0 n m の厚みで形成し、絶縁層 2 0 とした。

次に、第1図に示す位置にコンタクトホール9、10、11、12及び13を形成した。第2図に示すように、コンタクトホール9、10、11及び12は、絶縁層20及び前述のゲート絶縁膜17を貫通して形成された。また、入力端子のコンタクトホール13は、絶縁層20を貫通して形成された。

-15-

っていることがわかる。 これは、チャネル領域に p型不純物を注入することにより、 n型TFT5 の方の反転関値電圧が高くなったためである。

上記n型TFTの特性と、第7図及び第8図に示されるp型TFT6、36の特性とを比較すると、本実施例のn型TFT5とP型TFT6との間で、特性の対称性が優れていることがわかる。

第3図に、本実施例の薄膜半導体装置のCMO SインバータのVHL=20Vのときの伝達特性を 点線で示す。同図に実線で示した従来のCMOS インバータの伝達特性と比較すると、H側とL側 の対称性が良くなっていることがわかる。

本実施例においては、CMOSインバータを構成する一対のn型及びp型TFT5、6のチャネル幅を等しく設定したが、n型TFT5とp型TFT6の特性の対称性をさらに良好にするために、チャネル幅を変えることによって両者間の駆動能力のアンバランスを調整することも可能である。また、本実施例においては両TFT5、6のチャネル長も同じに設定しているが、これも変えるこ

次に、して位供給端子 1 、 H 写位供給端子 2 、 人力端子 3 及び出力端子 4 を、 A 1 等の低低低抗力 場子 1 はコンタクトホール 9 を通じて n 型 T F T 5 のソース領域 2 8 に接続された。 端子 2 はコンタクトホール 1 2 を通じて n 型 及 び p 型 T F T 5 、 6 のゲート 電 5 7 、 8 に接続された。 また、 端子 4 はコンタクトホール 1 0 、 1 1 を通じて n 型及び p 型の T F T のドレイン領域 2 6 、 2 7 に接続された。

本実施例のn型TFT5の特性を第5図に、また、第4図に示す従来のn型TFT35の特性を第6図に示す。

また、本実施例及び従来のp型TFT6、36 (両者の構造はまったく同じである)の特性を第7図に示す。

第5 図と第6 図の特性線を比較すると、本発明のn型TFT5の方が従来のそれより 6、抵抗が高くなり、ドレイン電流(Io)のレベルが低くな

-16-

とができる。このように、 n型TFT5とp型TFT6のチャネル長及びチャネル幅をそれぞれ独立に適切な値に決めることにより、インバータ特性を更に改善することができる。

また本実施例においてはn型TFT5のゲート 電便7を2本に分割した構造としたが、更に多数 本に分割して形成することもできる。この場合、 ソースードレイン間に加えられた電圧がより多く の接合抵抗に分割されることになるため、ソース ードレイン間の耐圧が更に向上し、より高い電圧 でも正常な動作を行うことのできるCMOSイン バータとすることができる。

本実施例においてはCMOSインパータを構成する一対のTFTのうち、n型のTFT5のゲート電極7のみを分割形状にしたが、p型TFT6の方のゲート電極8を分割形状にすることもできる。この場合、p型TFT6においてもソース、ドレイン間の耐圧特性が向上し、いっそう良好なインパータ特性を得ることができる。

上記実施例では隣領電圧を制御するためのチャ

(発明の効果)

本発明の薄膜半導体装置によれば、CMOSインパータを構成するn型及びp型の薄膜トランジスタ素子の間で、特性の対称性が良好であるため、CMOSインパータの出力電圧に偏りが少ない。このため、薄膜半導体装置の誤動作が生じにくい。更に、薄膜トランジスタ素子のチャネル長やチャ

-19-

n型TFTのゲート電極、7 a、7 b … ゲート電 極部分、8、3 8 … p型TFTのゲート電極、9 ~13、3 9 ~ 4 3 … コンタクトホール、15 … 基板、16 … n型TFTのチャネル領域、16 a、 16 b … チャネル領域部分、17 … ゲート絶縁膜、 20 … 層間絶縁膜、25 … n型TFTのソース領域、27 … p 型TFTのドレイン領域、28 … p型TFTのソース領域、30 … p型TFTのチャネル領域。

> 出願人 シャープ株式会社 代理人 弁理士 山本秀策

まル幅を拡大することなく、上記効果を得ること ができるため、素子面積を増大する必要がなく、 また、伝達速度の低下を招くこともない。

4. 図面の簡単な説明


第1図は本発明の実施例のCMOSインパータを示す平面図、第2図は第1図のA-A・練断面図、第3図は実施例のCMOSインパータ((連特性を示すグラフ、第4図は従来のCMOSインパータを示すがある。第3図は大きのCMOSインパータを構成するのCMOSインパータを構成するのCMOSインパータを構成するのCMOSインパータを構成するのとMOSインパータを構成するのとMOSインパータを構成するのとMOSインパータを構成でするのとMOSインの特性はである。

1、31…CMOSインバータのLレベル電位の選子、2、32…Hレベル電位の選子、3、33…人力選子、4、34…出力選子、5、35…
 n型TFT、6、36…p型TFT、7、37…


-20-

CI F


第1図




第2図



第 3 図




第4図




—508—


第5図



第 6 図



第 7 図



第8図

